在第一章中，我们分别了解了构成计算机的硬件，若要使得计算机正常工作，必须通过线路将各个器件进行连接，连接方式不同，对计算机工作的影响也不同。
3.1 总线的基本概念
3.1.1 总线的定义
计算机系统的五大部件之间的互连方式有两种：
-
分散连接：各部件之间使用单独的连线，以运算器为中心；
-
总线连接：将各部件连到一组公共信息传输线上，以以存储器为中心。
早期的计算机大多数用分散连接方式，其内部连线十分复杂，当
I/O设备与存储器交换信息时，都需经过运算器，致使运算器停止运算，严重影响了CPU的工作效率。由此我们引出总线的定义：
-
连接各个部件的信息传输线，是各个部件共享的传输介质；
-
构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。
采用总线连接可以极大优化分散连接带来的一些列问题：
CPU 与主存之间再开辟一条总线，称为存储总线。这组总线速度高，仅供主存与 CPU 之间传输信息。这样既提高了传输效率，又减轻了系统总线的负担，还保留了 I/O 设备与存储器交换信息时不经过 CPU 的特点。现代计算机大多数采用各类总线结构。
3.1.2 总线的分类
片内总线
片内总线：指芯片内部的总线，如在CPU芯片内部，寄存器与寄存器之间、寄存器与算逻单元 ALU 之间都由片内总线连接。
系统总线
系统总线：指 CPU、主存、I/O 设备各大部件之间的信息传输线。
按系统总线传输信息的不同分为：
- 数据总线：传输各功能部件之间的数据信息。双向传输，其位数与机器字长、存储字长有关。
- 地址总线：指出数据总线上的源数据或目的数据在主存单元的地址或
I/O设备的地址。单向传输，其位数与存储单元的个数有关。 - 控制总线：发出各种控制信号的传输线。对控制线而言，单向传输。对于控制总线总体来说，双向传输。此外，控制总线还起到监视各部件状态的作用。对
CPU而言，控制信号既有输出，又有输入。
通信总线
通信总线：用于计算机系统之间或者计算机系统与其他系统之间的通信。
按照传输方式分为：
- 串行通信总线：数据在单条
1位宽的传输线上，一位一位地按顺序分时传送，适用远距离（数千公里）的数据传输。 - 并行通信总线：数据在多条并行
1位宽的传输线上，同时由源传送到目的地，适用近距离（小于30m）的数据传输。
3.2 总线特性及性能指标
3.2.1 总线特性
总线的特性可分为：
- 机械特性：总线的物理连接方式（根数、插头、插座形状，引脚排列方式）。
- 电气特性：每根线上信号的传递方向及有效电平范围。
- 功能特性：每根线的功能（地址、数据、控制）。
- 时间特性：规定了每根总线在什么时间有效（时序关系）。
3.2.2 总线性能指标
总线性能指标如下：
- 总线宽度：指数据总线的根数，用 $\text{bit}$（位）表示，多少位就是多少根线。
- 总线带宽：总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量：
- 单位 $\text{MBps}$（兆字节每秒）表示。
- 计算方法：总线工作频率（$\text{MHz}$）$\times$ 总线宽度（$\text{B}$）。
- 例如：总线工作频率为 $33\text{ MHz}$，总线宽度为 $32$ 位（$32 \text{ bit}=4\text{ B}$），则总线带宽为 $33 \times (32 \div 8 ) = 132 \text{ MBps}$。
- 时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线。
- 总线复用：一条信号线上分时传送两种信号，如：地址线和数据线复用。
- 信号线数：地址总线、数据总线和控制总线三种总线数的总和。
- 总线控制方式：包括突发工作、自动配置、仲裁方式、逻辑方式、计数方式等。
- 其他指标：负载能力、电源电压、总线宽度能否扩展等。
3.2.3 总线标准
总线标准：可视为系统与各模块、模块与模块之间的一个互连的标准界面。 其优点如下：
-
简化系统设计；
-
简化系统结构，提高系统可靠性；
-
便于系统的扩充和更新。
此外，为了使不同厂家生产的相同功能部件可以互换使用，就需要进行系统总线的标准化工作。
目前流行的总线标准有如下几种：
-
ISA总线：由IBM推出，又称AT总线，它使用独立于CPU的总线时钟，因此CPU可以采用比总线频率更高的时钟，有利于CPU性能的提高。 -
EISA总线：基于ISA扩充开放的总线标准，与ISA可以完全兼容，从CPU中分离出了总线控制权，是一种具有智能化的总线，能支持多个总线主控器和突发方式（总线上可进行成块的数据传送）的传输。 -
VESA总线：由VESA提出的局部总线标准，又称为VL-BUS（Local BUS）总线。通过局部总线控制器，将高速I/O设备直接挂在CPU上，实现CPU与高速I/O设备之间的高速数据交换。 -
PCI总线：由Intel公司推出，具有高性能，高兼容性，高扩展性，支持多主设备，即插即用等特点。 -
ACP总线：由Intel公司推出，显示卡专用的局部总线，采用点对点通道方式，以主存作为帧缓冲器，实现了高速存取。 -
RS-232C总线：由美国电子工业协会EIA推荐的一种串行通信总线标准。 -
USB总线：由Compaq、DEC、IBM、Intel、Microsoft、NEC和Northern Telecom等七大公司于1994年11月联合开发的计算机串行接口总线标准。具有真正的即插即用、通用连接、高速传输、标准统一等特点。
3.3 总线结构
3.3.1 单总线结构
如图是单总线结构的示意，这种结构简单，也便于扩充，但所有的传送都通过这组共享总线，因此极易形成计算机系统的瓶颈。它也不允许两个以上的部件在同一时刻向总线传输信息，这就必然会影响系统工作效率的提高。
3.3.2 多总线结构
双总线结构
双总线结构的特点是将速度较低的 I/O 设备从单总线上分离出来，形成主存总线与 I/O 总线分开的结构。图中通道是一个具有特殊功能的处理器，CPU 将一部分功能下放给通道，使其对 I/O 设备具有统一管理的功能，以完成外部设备与主存储器之间的数据传送，其系统的吞吐能力可以相当大。这种结构大多用于大、中型计算机系统。
三总线结构
在三总线结构中，任一时刻只能使用一种总线。主存总线与 DMA 总线不能同时对主存进行存取，I/O 总线只有在 CPU 执行 I/O 指令时才能用到。以下另一种三总线结构的示意图：
扩展总线结构
为了进一步提高 I/O 设备的性能，使其更快地响应命令，又出现了四总线结构。
3.4 总线控制
3.4.1 总线判优控制
众多部件共享总线，在争夺总线使用权时，应按各部件的优先等级来解决。
总线判优控制分为：
-
集中式：将控制逻辑集中在一处（如在CPU中）
-
分布式：将控制逻辑分散在与总线连接的各个部件或设备上。
常见的集中控制优先权仲裁方式有以下三种：
-
链式查询：只需很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感，且优先级别低的设备可能很难获得请求。
-
计数器定时查询：不如链式查询方式敏感，但增加了控制线（设备地址）数，控也较复杂。
-
独立请求方式：电响应速度快，优先次序控制灵活（通过程序改变），但控制线数量多，总线控制更复杂。
3.4.2 总线通信控制
众多部件共享总线，在通信时间上，则应按分时方式来处理。
即以获得总线使用权的先后顺序分时占用总线，即哪一个部件获得使用权，此刻就由它传送，下一部件获得使用权，接着下一时刻传送。这样一个接一个轮流交替传送。
通常将完成一次总线操作的时间称为总线周期，分为：
- 申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者。
- 寻址阶段：取得了使用权的主模块通过总线发出本次要访问的从模块（或从设备）的地址及有关命令，启动参与本次传输的从模块。
- 传数阶段：主模块和从模块进行数据交换，数据由源模块发出，经数据总线流入目的模块。
-
结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。
总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合。通常用四种方式：同步通信、异步通信、半同步通信和分离式通信。
同步通信
通信双方由统一时标控制数据传送称为同步通信。
时标通常由CPU的总线控制部件发出，送到总线上的所有部件；也可以由每个部件各自的时序发生器发出，但必须由总线控制部件发出的时钟信号对它们进行同步。
- 优点：规定明确、统一，模块间的配合简单一致。
- 缺点：主、从模块时间配合属于强制性“同步”，必须在限定时间内完成规定的要求。并且对所有从模块都用同一限时，这就势必造成，对各不相同速度的部件而言，必须按最慢速度的部件来设计公共时钟，严重影响总线的工作效率。
在同步通信的总线系统中，总线传输周期越短，数据线的位数越多，直接影响总线的数据传输率。
异步通信
异步通信克服了同步通信的缺点，允许各模块速度的不一致性，给设计者充分的灵活性和选择余地。
它没有公共的时钟标准，不要求所有部件严格的统一操作时间，而是采用应答方式（又称握手方式)，即当主模块发出请求（Request）信号时，一直等待从模块反馈回来“响应”（Acknowledge）信号后，才开始通信。当然，这就要求主、从模块之间增加两条应答线（握手交互信号线Handshaking)。
异步通信有以下应答方式：
- 不互锁：
- 主模块发出请求信号后，不必等待接到从模块的回答信号，而是经过一段时间，确认从模块已收到请求信号后，便撤销其请求信号；
- 从模块接到请求信号后，在条件允许时发出回答信号，并且经过一段时间（这段时间的设置对不同设备而言是不同的）确认主模块已收到回答信号后，自动撤销回答信号。
- 半互锁：
- 主模块发出请求信号，必须待接到从模块的回答信号后再撤销其请求信号，有互锁关系；
- 从模块在接到请求信号后发出回答信号，但不必等待获知主模块的请求信号已经撤销，而是隔一段时间后自动撤销其回答信号，无互锁关系。
- 全互锁：
- 主模块发出请求信号，必须待从模块回答后再撤销其请求信号；
- 从模块发出回答信号，必须,待获知主模块请求信号已撤销后，再撤销其回答信号。
异步串行通信的数据传送速率用波特率来衡量。
波特率是指单位时间内传送二进制数据的位数，单位用 bps （位/秒）表示，记作波特。
半同步通信
半同步通信既保留了同步通信的基本特点，又像异步通信那样，允许不同速度的模块和谐地工作。
为此增设了一条“等待”（WAIT）响应信号线，采用插人时钟（等待）周期的措施来协调通信双方的配合问题。
- 优点：其控制方式比异步通信简单，在全系统内各模块又在统一的系统时钟控制下同步工作，可靠性较高，同步结构较方便。
-
缺点：对系统时钟频率不能要求太高，故从整体上来看，系统工作的速度还不是很高。
半同步通信适用于系统工作速度不高但又包含了由许多工作速度差异较大的各类设备组成的简单系统。
分离式通信
以上三种通信方式都是从主模块发出地址和读写命令开始，直到数据传输结束。在整个传输周期中，系统总线的使用权完全由占有使用权的主模块和由它选中的从模块占据。除了申请总线这一阶段外，其余时间主要花费在如下方面：
-
①主模块通过传输总线向从模块发送地址和命令。
-
②从模块按照命令进行读数据的必要准备。
-
③从模块经数据总线向主模块提供数据。
由 ② 可见，对系统总线而言，从模块内部读数据过程并无实质性的信息传输，总线纯属空闲等待。
由此提出了分离式的思想：
-
首先，将一个传输周期（或总线周期）分解为两个子周期。
-
第一个子周期中：
- 主模块 $A$ 在获得总线使用权后将信息经总线传输后，由有关的从模块 $B$ 接收。
- 主模块 $A$ 向系统总线发布这些信息后立即放弃总线使用权，以便其他模块使用。
-
第二个子周期中：
- 当 $B$ 模块收到 $A$ 模块发送的命令信号，经过内部处理后，将 $A$ 模块所需的数据准备好，便由 $B$ 模块申请总线使用权.
- 一旦获准，$B$ 模块便将 $A$ 模块所需数据发送送到总线上，供 A模块接收。
-
显然地，上述两个传输子周期都只有单方向的信息流，每个模块都变成了主模块。
这种通信方式的特点如下：
-
各模块欲占用总线使用权都必须提出申请。
-
在得到总线使用权后，主模块在限定的时间内向对方传送信息，采用同步方式传送，不再等待对方的回答信号。
-
各模块在准备数据的过程中都不占用总线，使总线可接受其他模块的请求。
-
总线被占用时都在做有效工作，或者通过它发送命令，或者通过它传送数据，不存在空闲等待时间，充分地利用了总线的有效占用。
这种方式控制比较复杂，一般在普通微型计算机系统很少采用。